Código de verificación de paridad

Los dispositivos modernos están diseñados para reducir la posibilidad de error, pero el proceso de transferencia de datos es propenso a errores. Sin embargo, incluso los errores relativamente raros pueden conducir a resultados inútiles, por lo que es deseable detectar los errores siempre que sea posible. Uno de los métodos de detección de errores más utilizados es el método de paridad.

La verificación de paridad (también conocida como VRC o verificación de redundancia vertical) es uno de los mecanismos de verificación más simples. Consiste en añadir un bit extra (llamado bit de paridad) a un  número determinado de bits de datos (normalmente 7 bits,  que al combinarse con un  bit de paridad forman un byte) cuyo valor (0 o 1) es tal que el número total de bits 1 es par. Es decir 1 si el número de bits en la palabra código es impar, 0 en caso contrario.

Ejemplo:

En este ejemplo, el número de bits de datos  es par 1, por lo que el bit de paridad se establece en 0. Por el contrario, el siguiente ejemplo tiene un número impar de bits de datos, por lo que el bit de paridad se establece en 0. La paridad será 1.

Después de la transmisión, Tomemos  que el bit menos significativo del byte anterior (y el bit a la derecha) fue víctima de la falla (interferencia).

En este caso, los bits de paridad ya no se corresponden con los bytes de paridad. Se detectó un error. Sin embargo, no se detectó ningún error si se cambiaron dos bits (o incluso bits) al mismo tiempo durante la transmisión de la señal.

En este caso, los bits de paridad ya no se corresponden con los bytes de paridad. Se detectó un error. Sin embargo, no se detectó ningún error si se cambiaron dos bits (o incluso bits) al mismo tiempo durante la transmisión de la señal.

Un código de paridad se obtiene añadiendo a las palabras de un código de distancia mínima uno, un dígito que se denomina de paridad. Si el código que se desea obtener es de paridad par, este dígito debe adquirir un valor tal que la paridad de cada combinación sea par. Igual criterio se aplica si el código deseado es de paridad impar.

Ejemplo:

   Vamos a crear un código de paridad para los dígitos decimales a partir del código ABC natural. Pp y Pi, son las funciones resultantes de aplicar paridad par e impar, respectivamente.

Pp Pi

Las funciones de conmutación correspondientes a los bits de verificación son:

Pp y Pi son complementarios. La función reducida es:

Como Pi es el complemento de Pp, entonces:

 El logigrama (circuito) de Pp junto con una posible aplicación es:

Cuando los bits transmitidos llegan a su destino, se envían a un circuito de verificación de paridad. Un circuito de verificación de paridad es un circuito lógico que examina cada bit para determinar si está presente la paridad correcta. En un sistema de paridad par, el comprobador de paridad devolverá un error bajo (que indica un error) si el número de entradas 1 es par y un error alto (que indica un error) si el número de entradas 1 es impar. Lo contrario es cierto para los sistemas de paridad impar.

Este esquema de paridad puede detectar errores simples, pero no errores dobles. Esto se debe a que los errores dobles no cambian la paridad de los grupos de bits. Por lo tanto, el comprobador de paridad no informa errores. Este procedimiento de paridad tampoco muestra errores. Es decir, no se determinan los bits erróneos. Detectar y marcar fallas dobles requiere el uso de métodos más sofisticados que permitan la corrección.

Aplicaciones en la vida real o cualquier otro que considere de interés

• Salida de datos binarios de una computadora y grabados en cinta magnética.

• Transmisión de datos binarios a través de líneas telefónicas. B. Entre su computadora y la consola remota.

• Se recupera un número de la memoria de la computadora y se ingresa en la unidad lógica aritmética, donde se suma a otro número. Luego, el total se devuelve a la memoria

• Lee información almacenada en un disquete y la carga en la memoria de una computadora personal.